PTO/SB/21 (08-00)
Approved for use through 10/31/2002. OMB 0651-0031
U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE vork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

#### Application Numb r 10/604,768 **TRANSMITTAL** 08/14/2003 **Filing Date FORM** Ching-Chih Li **First Named Inventor Group Art Unit** (to be used for all correspondence after initial filing)

		Examiner Name					
Total Number of Pages in This Submission 3			Attorney Docket No	ALIP0016USA			
	ENCLOSURES (check all that apply)						
Fee Transmittal Form Fee Attached Amendment / Reply After Final Affidavits/declaration(s)  Extension of Time Request Express Abandonment Request Information Disclosure Statement  Certified Copy of Priority Document(s) Response to Missing Parts/ Incomplete Application Response to Missing Parts		Assignm (for an A Drawing Licensin Petition Provision Change Address Termina Request	nent Papers Application) (s)  g-related Papers  to Convert to a nal Application of Attorney, Revocation of Correspondence	After Allowance Communication to Group Appeal Communication to Board of Appeals and Interferences Appeal Communication to Group (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter			
	SIGNATU	RE OF APPLI	CANT, ATTORNEY	(, OR AGENT			
Firm or Winston Hsu, Reg. No.:			11,526 				
Signature Winner			lon H.	an			
Date 87 >9/-			lon 4.				
	CERTIFICATE OF MAILING						
I hereby certify that this commail in an envelope address				al Service with sufficient postage as first class n this date:			
<b>-</b>							

CEF	TIFICATE OF MAILING
I hereby certify that this correspondence is being deposite mail in an envelope addressed to: Commissioner for Pate	with the United States Postal Service with sufficient postage as first class ts, Washington, DC 20231 on this date:
Typed or printed name	
Signature	Date

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

SEP 0 3 2003 EST OF TRANSPORTED TO THE PROPERTY OF TRANSPORTED TO THE PROPERTY OF THE PROPERTY

PTO/SB/17 (01-03)

Approved for use through 04/30/2003. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE and to a collection of information unless it displays a valid OMB control number.

# FEE TRANSMITTAL for FY 2003

Effective 01/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

Winston Hsu

Name (Print/Type)

Signature

**TOTAL AMOUNT OF PAYMENT** 

(\$) 0.00

espond to a collection of infi	ormation unless it displays a valid OMB control number.
C	omplete if Known
Application Number	10/604,768
Filing Date	8/14/2003
First Named Inventor	Ching-Chih Li
Examiner Name	
Art Unit	
Attorney Docket No.	ALIP0016USA

METH	FEE CALCULATION (continued)						
Check Credit card Money Other None			3. ADDITIONAL FEES				
Deposit	Account:	<u>Large</u>	Entity	Small	Entity		
Deposit		Fee Code	Fee (\$)	Fee Code	Fee (\$)	Fee Description	
Account Number	50-0801	1051	130	2051		Surcharge - late filing fee or oath	Fee Paid
Deposit	North America International Patent Office	1052	50	2052		Surcharge - late provisional filing fee or	
Account Name	North America miematorial Patent Office					cover sheet	
1 -1	ioner is authorized to: (check all that apply)	1053	130 2,520	1053 1812		Non-English specification For filing a request for <i>ex parte</i> reexamination	
	(s) indicated below Credit any overpayments	1004	920*	1804		Requesting publication of SIR prior to	
	additional fee(s) during the pendency of this application	1004	920	1004	920	Examiner action	
· -	(s) indicated below, except for the filing fee entified deposit account.	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
	FEE CALCULATION	1251	110	2251	55	Extension for reply within first month	
1. BASIC F		1252	410	2252	205	Extension for reply within second month	
Large Entity	Small Entity	1253	930	2253	465	Extension for reply within third month	
	Fee Fee Fee Paid Code (\$)	1254	1,450	2254	725	Extension for reply within fourth month	
1001 750	2001 375 Utility filing fee	1255	1,970	2255	985	Extension for reply within fifth month	
1002 330	2002 165 Design filing fee	1401	320	2401	160	Notice of Appeal	
1003 520	2003 260 Plant filing fee	1402	320	2402	160	Filing a brief in support of an appeal	
1004 750	2004 375 Reissue filing fee	1403	280	2403	140	Request for oral hearing	
1005 160	2005 80 Provisional filing fee	1451	1,510	1451	1,510	Petition to institute a public use proceeding	
l	SUBTOTAL (1) (\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable	
2 EYTDA	CLAIM FEES FOR UTILITY AND REISSUE	1453	1,300	2453	650	Petition to revive - unintentional	
Z. EXTRA	Fee from	1501		2501	650	Utility issue fee (or reissue)	
Total Claims	Extra Claims below Fee Paid	1502	470	2502		Design issue fee	
Independent	-20 - X	1503	630	2503		Plant issue fee	
Claims Multiple Deper		1460	130	1460		Petitions to the Commissioner	
Large Entity	Small Entity	1807	50	1807		Processing fee under 37 CFR 1.17(q)	
Fee Fee	Fee Fee Fee Description	1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	Code (\$)	8021	40	8021	40	Recording each patent assignment per property (times number of properties)	l
1202 18 1201 84	2202 9 Claims in excess of 20 2201 42 Independent claims in excess of 3	1809	750	2809	375	Filing a submission after final rejection (37 CFR 1.129(a))	
1203 280	2203 140 Multiple dependent claim, if not paid	1810	750	2810	375	For each additional invention to be	
1204 84	2204 42 ** Reissue independent claims over original patent	1801	750	2801		examined (37 CFR 1.129(b))	
1205 18	2205 9 ** Reissue claims in excess of 20	1802	900	1802	900		
'	and over original patent	O46	ا <i>ا</i>	:6.3		of a design application	
SUBTOTAL (2) (\$) 0.00			fee (sp iced by		Filing E	ee Paid SURTOTAL (3) (\$) 0.00	
**or number	previously paid, if greater; For Reissues, see above	, vedu	Jeu by	Jasic F	any r	SUBTOTAL (3) (\$) 0.00	
SUBMITTED	av .					(Complete (if annlicable)	

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

Registration No.

41,526

Telephone 886289237350

Date

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.




PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign applications:							
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO			
092105019	Taiwan, R.O.C.	03/07/2003					

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



#### es es es es



### 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元\_2003 年 03 月 07 日

Application Date

申 請 案 號: 092105019

Application No.

申 請 人: 揚智科技股份有限公司

Applicant(s)

局長

Director General



發文日期: 西元\_2003 年 \_8 月 8 日

Issue Date

發文字號: 09220

Serial No.

09220801660





申請日期:	IPC分類	
申請案號:		

(以上各樣	由本局填	發明專利說明書
_	中文	用以降低相異匯流排共同佈局所產生之串音效應的架構及相關方法
發明名稱	英 文	LOW CROSS-TALK DESIGN AND RELATED METHOD FOR CO-LAYOUT OF DIFFERENT BUSES IN AN ELECTRIC BOARD
	姓 名(中文)	1. 李錦智
=	姓 名 (英文)	1.Li, Ching-Chih
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 桃園縣平鎮市南安路二巷五弄一號
	住居所 (英 文)	1. No. 1, Alley 5, Lane 2, Nan-An Rd., Ping-Chen City, Tao-Yuan Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 揚智科技股份有限公司
	名稱或 姓 名 (英文)	1. Acer Laboratories, Inc.
_=	國 籍 (中英文)	1. 中華民國 TW
申請人 (共1人)	住居所 (營業所) (中 文)	1. 台北縣汐止市新台五路一段88號21樓 (本地址與前向貴局申請者相同)
	住居所 ] (營業所) (英 文)	.21F, No. 88, Sec.1, Hsin-Tai Wu Rd., Hsi-Chih City, Taipei Hsien, Taiwan, R.O.C.
	代表人(中文)	. 呂理達
	代表人 (英文)	. Lu, Teddy





四、中文發明摘要 (發明名稱:用以降低相異匯流排共同佈局所產生之串音效應的架構及相關方法)

代表圖(一)、本案代表圖為:第 6 圖

(二)、本案代表圖之元件代表符號簡單說明

30 DDRI佈 局 架 構

32 電路板

34 DDRI插槽

35 DDR I介 面 裝 置

六、英文發明摘要 (發明名稱: LOW CROSS-TALK DESIGN AND RELATED METHOD FOR CO-LAYOUT OF DIFFERENT BUSES IN AN ELECTRIC BOARD)

A novel structure for reducing cross-talk effect. The structure includes an electric board containing a ground layer and a plurality of adapting modules. Only one of the adapting modules can operates at a certain period of time, and each adapting module includes a plurality of slots and a plurality of buses. The plurality of slots can detachably accommodate a plurality of





四、中文發明摘要 (發明名稱:用以降低相異匯流排共同佈局所產生之串音效應的架構及相關方法)

36 DDRI匯 流 排 38 DDR I控 制 器 39 開關裝置 40 DDRI佈 局 架 構 44 DDRII插 槽 45 DDRII介 面 裝 置 DDRII匯 流排 46 47 終端接地卡 48 DDRI控制器

六、英文發明摘要 (發明名稱: LOW CROSS-TALK DESIGN AND RELATED METHOD FOR CO-LAYOUT OF DIFFERENT BUSES IN AN ELECTRIC BOARD)

corresponding adapting devices. The buses are electrically connected to the plurality of slots for transmitting signals and data. When the adapting module does not operate, the corresponding buses are connected to the ground layer of the electric board. All the plurality of buses of the plurality of adapting modules are alternately co-layout on the electric board.



一、本案已向	,		
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優另
			,
	s s	<b>#</b>	
	7	***	
	:		
二、□主張專利法第二十五	條之一第一項優先村	灌:	
申請案號:			
日期:	¥	<b>.</b>	
	<b>なっしかな エロ</b> ハ	** **	
三、主張本案係符合專利法	<b>弟一十徐弟一垻</b> □□∮	<b>书一款但善或∐弟</b>	二款但書規定之期間
日期:			-
四、□有關微生物已寄存於	國外:		
寄存國家:	••	無	
寄存機構: 寄存日期:		<del>////</del>	
寄存號碼:			
□有關微生物已寄存於	國內(本局所指定之	寄存機構):	
寄存機構:			
寄存日期:		無	
寄存號碼:			
□熟習該項技術者易於	獲得,不須寄存。		
BIII BAZA BAHATANA NASABANKA BANKA BIRI			
MIN NOV BAA BAANAY PAKESAYAN MASANIN			

#### 五、發明說明 (1)

#### 發明所屬之技術領域:

本發明提供一種用來降低串音效應(Crosstalk)的架構,尤指一種於一相異匯流排共同佈局架構中,利用不運作的匯流排當防護線,以降低串音效應的架構。

#### 先前技術

岳 當 硬 體 規 格 新 舊 交 替 時 , 市 面 上 總 會 有 過 渡 性 的 產 品出現,如驅動超快傳輸速率 (SDR)及驅動雙倍傳輸速率 DR)記憶體規格共存的電路板,實際的其中一例請見 2001年天烽科技 (2the Max)所推出型號為 2the Max 8K7A+之 主機板。為了要使新舊規格相容及節省成本之下,各家廠 商無不用盡腦汁去設計。因此再以電腦上的記憶體配備為 ,當 DDR II這個新世代記憶體規格出現時,廠商為了搶 下市場,一定會設計過渡產品,使 DDR I及 DDR II能夠共 存在同一張主機板上,但在將這些兩種甚至兩種以上不同 規格的硬體及對應之匯流排共同佈局於同一電路板上時, 對於出現的串音效應 (cross talk) 就必須找到有效但不 能增加過多成本的方法來解決。許多的習知技術在一般非 相異匯流排共同佈局之電路架構中都已揭露了關於「接地 遮蔽 (Ground Shielding)」之技術特徵,概略而言,就是 讓複數條接地線路穿插於有訊號傳輸之訊號線中,讓信號 與信號間盡量存在著接地線,以減低信號間互相干擾的情





#### 五、發明說明 (2)

形,藉此提供信號的清晰度,例如 Kwong等人提出的 US Patent No. 6,444,922, "Zero cross-talk signal line design"即利用在電路板上每條訊號線的兩側皆刻以一可視為地線的細槽,以在每條訊號線的周圍形成一金屬屏蔽 (metal shield),且必須自訊號線的訊號接收端至結束端皆有周密的保護。上述的習知技術面臨的最大問題是成本過高,在成本控管嚴格的相異匯流排共同佈局之電路架構中就更不適用,但若將訊號線之間的距離加大,又會造成電路板面積不敷使用。

請見圖一及圖二,圖一及圖二分別為DDR I 及DDR II 在主機板上佈局架構的示意圖。結合圖一與圖二後即可視為習知一相異匯流排共同佈局架構之示意圖,請注意,圖一與圖二只是以DDRIA兩種規格為共同佈局之實施例,其他種類的硬體規格在共同佈局上之原理亦相近。先請見圖一,圖一實施例中之DDR I佈局架構 10包含一具有接地層 (Ground Layer)之電路板 12、複數個插槽 (Slot)14、以及複數條匯流排 (BUS)16,在圖一中因說明原理的便,只顯示一條匯流排 16及兩個插槽 14。複數個插槽 14可用來以可抽插 (Detachable)的方式容納複數應的 DDRI介面裝置,而匯流排 16條電連於插槽 14之後連接動 的 DDRI介面裝置,而匯流排 16條電連於插槽 14之後連接輸訊號及資料。於匯流排 16之終端且在插槽 14之後連接例個電阻 Rtt並接到一電壓 Vtt,用來作為阻抗匹配 (Impedance Match)以消除反射波,並可加速訊號上升或下降的時間,





#### 五、發明說明 (3)

增加資料存取的速度。在圖二實施例之 DDR II佈局架構 20(中亦包含一具有接地層之電路板 22、複數個插槽 24、以及複數條匯流排 26,且同理只顯示一條匯流排 26及兩個插槽 24,請注意,首先圖一 DDR I佈局架構 10使用的電路板 12及圖二 DDR II佈局架構 20使用的電路板 22為同一張電路板,且 DDR I佈局架構 10之複數條匯流排 16與 DDR II佈局架構 20之複數條匯流排 26條交替佈局於該同一電路板上,因此,結合圖一與圖二後可視為習知一相異匯流排共同佈局架構;再者,原本圖一 DDR I佈局架構 10中另外包含的電阻 Rtt在 DDR II佈局架構 20中被整合到整個架構中,一來更有效地消除反射波雜訊,二來也使訊號的上升或下降時間更快,達到更佳之資料存取的速度。

請繼續同時參閱圖一及圖二,DDR I佈局架構 10及 DDR II佈局架構 20皆各自包含一 DDR I控制器 (Controller) 18及 DDR II控制器 28,分別用來控制二架構之運作。在圖一之 DDR I佈局架構 10運作時,習知技術之 DDR II佈局架構 20之 DDR II控制器 28會電連至電路板 22之接地層,完成接地,但由於 DDR II佈局架構 20之複數個 (2個)插槽 24並沒有接地,在簡易的電子電路概念下變成類似「天線」般的功能,除了會接收來自 DDR I佈局架構 10之匯流排 16所傳遞的部分訊號,亦會發射相關電磁波訊號干擾鄰近的 DDR I佈局架構 10之匯流排 16所正在傳送的訊號。反之亦然,當 DDR II佈局架構 20在運作時,未完整接地的 DDR I佈局





#### 五、發明說明 (4)

架構 10會對真正傳送的訊號造成干擾,造成嚴重的串音效應。

#### 發明內容

因此本發明的主要目的在於一種可降低串音效應的架構,用於一相異匯流排共同佈局架構中,利用不運作的匯流排當防護線,以降低相鄰訊號間之串音干擾,以解決上述問題。

本發明之一目的為提供一種用來降低串音效應 (Crosstalk)的架構,其包含有一電路板,其包含一接地層(Ground Layer);以及複數個介面模組,設置於該電路板上,其中不能同時有兩個以上的介面模組同時運作,每一介面模組皆包含有複數個插槽(Slot),用來以可抽插(Detachable)的方式容納複數個插槽,用來傳輸訊號及資料,其中當該介面模組未運作時,該對應之複數條匯流排(BUS),電連於該複數個插槽,用來傳輸訊號及資料,其中當該介面模組未運作時,該對應之複數條匯流排係電連至該電路板之接地層;其中該複數個介面模組之複數條匯流排係交替佈局於該電路板上。

本發明之另一目的為提供一種於一相異匯流排共同佈局架構中用來降低串音效應(Crosstalk)的方法,該相異匯流排共同佈局架構包含有複數條相異種類之匯流排,用





#### 五、發明說明 (5)

來傳輸不同種類之訊號及資料,該方法包含有下列步驟將該複數條相異種類之匯流排交替佈局於一電路板上;於同一時間內只使用同一種類之匯流排傳輸訊號及資料;以及將未傳輸訊號及資料之匯流排的兩端點皆電連至該電路板之一接地層。



本發明之又一目的為提供一種用來降低串音效應 (Crosstalk)的相異匯流排共同佈局架構,其包含有一電路板,其包含一接地層(Ground Layer);以及二介面模組,設置於該電路板上,包含有第一介面模組以及第二介面模組不能同時運作,每一介面模組不能同時運作,每个面模組不能同時運作,每个面模組之管包含有一控制器(Controller),用來控制器的合有一控制器包含有一金屬氧化半導體電路,用來將該控制器於一預設電壓及一接地電壓之間切換將其中當該分面模組未運作時,該金屬氧化半導體電路係將該控制類連接至該接地電壓;複數個插槽(Slot),用來以可以及 (Detachable)的方式容納複數個插槽,用來傳輸訊號及資料,其中當該介面模組未運作時,該對應之複數係匯流排(BUS),電連於該複數個插槽,用來傳輸訊號及資料,其中當該企為接地層;其中該二介面模組之複數係匯流排係交替佈局於該電路板上。

實施方式





#### 五、發明說明 (6)

本發明所揭露之用以降低串音效應的架構主要適用於 一相異匯流排共同佈局架構中,也就是將兩種或兩種以上 不同規格但功能相近的硬體及對應之匯流排共同佈局於同 一電路板上的架構,請見圖三,圖三為兩種不同規格但功 能相近的硬體(記憶體)及對應之匯流排共同佈局於同一 路板上之架構的示意圖,本實施例承襲圖一及圖二習知技 術以DDR I及DDR II在電路板上佈局架構為範本。請見圖 三,圖三實施例中包含兩個介面模組30、40、,設置於一 電路板 32上,請注意這兩個介面模組 30、40不能同時運 作,且如前述,這兩個介面模組30、40分別設為DDR I佈 局 架構 30以及 DDR II佈 局 架構 40。 DDR IA DDR II佈 局 架 構 30、40共同使用一具有接地層之電路板 32, DDR I及 DDR II佈局架構 30、40分別各自包含複數個插槽 34、44以及複 數條匯流排36、46,在圖三中因為說明原理的便, DDR II佈局架構 30、 40分別各自只顯示一條匯流排 36、 46及兩個插槽 34、44。先看 DDR I佈局架構 30,其二插槽 34可用來以可抽插 (Detachable)的方式容納二個對應的 DDRI介面裝置 35, 而匯流排 36係連接二插槽 34, 用來傳輸 訊號及資料。 DDR I佈局架構 30還包含一 DDR I控制器 38, 用來控制該介面模組 30,也就是 DDR I佈局架構 30之運 作\_, DDR I控制器 38包含有一金屬氧化半導體電路,由一 P 型通道金屬氧化半導體 (PMOS)及一 N型通道金屬氧化半導 體 (NMOS)組成,用來將該控制器於一預設電壓 V t及一接地 電壓之間切換,另外於匯流排36之終端且在插槽34之後連





#### 五、發明說明 (7)

接一開關裝置 (Switch) 39,用來將 DDR I介面裝置 35之匯流排 36之端點於一預設電壓 Vtt及一接地電壓之間切換,而原先於圖一習知實施例中用來作為阻抗匹配的電阻 Rtt即包含於開關裝置 39中。接著請見 DDR II佈局架構 40,其亦包含複數個插槽 44、以及複數條匯流排 46,與 DDR I佈局架構 30同理只顯示一條匯流排 46及用來容納對應之 DDR II 介面裝置 45兩個插槽 44, DDR II佈局架構 40亦包含一 DDR II控制器 48,用來控制該介面模組 40,也就是 DDR I佈局架構 40之運作, DDR II控制器 48仍利用一金屬氧化半導體電路將 DDR II控制器 48於一預設電壓 Vt及一接地電壓之間以換。

請注意,首先如前所述,圖三 DDR I佈局架構 30及 DDR II佈局架構 40使用同一張電路板 32,且 DDR I佈局架構 30之複數條匯流排 36與 DDR II佈局架構 40之複數條匯流排 46係交替佈局於此同一電路板 32上,請見圖四,圖四為圖三一實際實施例之示意圖。當 DDR I佈局架構 30在運作時,DDR I佈局架構 30之複數的匯流排 36會傳輸訊號及資料,但由於這兩種架構之複數條匯流排 36、46交替佈局於同一電路板 32上,DDR I佈局架構 30之匯流排 36所正在傳送的配號會干擾到相鄰之 DDR II佈局架構 40之匯流排,然後相關的電磁波又會藉著匯流排 36的傳遞而干擾到其餘鄰近的正在傳送訊號的匯流排 36,同理,當 DDR II佈局架構 40在運作時亦會產生相似之干擾,利用本發明上述之實施例架





#### 五、發明說明 (8)

構,利用接地遮蔽(ground shielding)的方式來改善电音效應的原理如下述,並請見圖五,圖五為圖三實施例之一方法流程圖:

步驟 100: 將 DDR I及 DDR II佈局架構 30、40之複數條相異種類之匯流排 36、46交替佈局於電路板 32上;

步驟 101:於同一時間內只使用對應於 DDR I或 DDR II同一種類之匯流排傳輸訊號及資料,即兩個介面模組 30、40不能同時運作;

步驟 102: 當 DDR I 佈局架構在運作時,將 DDR II佈局架構 40之匯流排 46的兩端點皆電連至電路板 32之一接地層,以降低 DDR I匯流排 36之間訊號串音效應;

步驟 103: 當 DDR II 佈局架構在運作時,將 DDR I佈局架構 30之匯流排 36的兩端點皆電連至電路板 32之一接地層,以降低 DDR II匯流排 46之間訊號串音效應;

請見圖六,圖六為步驟 102之一實施例的示意圖。當DDR I佈局架構 30在運作時 (即插槽 34裝設上對應的 DDR I介面裝置 35),DDR I佈局架構 30之開關裝置 39切換連接到預設電壓 Vtt,而未運作之 DDR II佈局架構 40中最靠近匯流排 46終端的插槽 44係裝設上一終端接地卡 (Terminator Card) 47,用來將此插槽 44電連至電路板 32之接地層,同時 DDR II控制器 48之金屬氧化半導體電路將 DDR II控制器 48切換連接至接地電壓 (P型通道金屬氧化半導體關閉及 N





#### 五、發明說明 (9)

型通道金屬氧化半導體開啟),使 DDR II佈局架構 40在電路板 32上的走線全部接地,且因終端接地卡是裝設在匯流排 46之終端的插槽 44,使得此傳送訊號之匯流排 46的訊號接收端至結束端皆能完整的全部接地,形成防護線以隔絕串音雜訊。請參閱圖七,圖六為步驟 103之一實施例的示意圖。當 DDR II佈局架構 40在運作時 (即插槽 44裝設上對應的 DDRII介面裝置 45),未運作之 DDR I佈局架構 30之開關裝置 39切換連接到接地電壓,同時 DDR I控制器 38之金屬氧化半導體電路將 DDR I控制器 38切換連接至接地電壓 (P型通道金屬氧化半導體關閉及 N型通道金屬氧化半導體開放),使 DDR I佈局架構 30在電路板 32上的走線全部接地。

上述的實施例僅以兩個介面模組為例 (DDR I佈局架構 30以及 DDR II佈局架構 40),事實上,本發明之技術特徵 已及 DDR II佈局架構 40),事實上,本發明之技術特徵 已一再強調,並且 與 目 和 與 目 和 與 目 和 與 目 和 與 目 和 與 目 和 與 目 和 與 目 和 與 目 和 與 日 和 與 日 和 與 日 和 以 的 时 相 制 就 从 的 用 相 關 就 从 的 用 生 密 极 使 用 控 制 品 就 的 的 我 接 地 卡 的 两 端 訊 或 其 他 内 不 限 的 的 我 我 的 审 的 我 的 审 的 我 的 审 的 我 的 审 的 我 的 审 的 的 审 的 的 面 看 的 的 面 看 的 的 面 看 的 的 面 看 的 的 面 看 的 的 面 看 的 的 面 看 的 面 看 的 面 看 的 面 看 的 面 看 的 面 看 的 更 你 成 製 作 成 本 。





#### 五、發明說明 (10)

上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



#### 圖式簡單說明

#### 圖式之簡單說明



圖一為習知 DDR I佈局架構的示意圖。

圖二為習知 DDR II佈局架構的示意圖

圖三為本發明 DDR I及 DDR II佈局架構之匯流排共同佈局於一電路板之一實施例的示意圖。

圖四為圖三實施例於實際佈局時之一實施例的示意圖。

圖五為圖三實施例之一方法流程圖。

圖六為圖五方法之一步驟之一實施例的示意圖。

圖七為圖五方法之另一步驟之一實施例的示意圖。

### 圖式之符號說明

10.	3 0	DDRI佈 局架構	12.	22 \ 32	電路 板
14.	34	DDRI插 槽	16.	3 6	DDRI匯 流 排
18,	38	DDRI控 制 器	20.	40	DDRI佈 局架構
24、	44	DDRII插 槽	26.	4 6	DDRII匯 流 排
28、	48	DDRI控 制 器	35		DDRI介面装置
39		開關裝置	45		DDRII介 面 裝 置
47		終端接地卡			



1. 一種用來降低串音效應 (Crosstalk)的架構,其包含、有:

一電路板,其包含一接地層 (Ground Layer);以及 複數個介面模組,設置於該電路板上,其中不能同時 有兩個以上的介面模組同時運作,每一介面模組皆包含 有:

複數個插槽(Slot),用來以可抽插(Detachable)的方式容納複數個對應的介面裝置;以及

複數條匯流排(BUS),電連於該複數個插槽,用來傳輸訊號及資料,其中當該介面模組未運作時,該對應之複數係匯流排係電連至該電路板之接地層;

其中該複數個介面模組之複數條匯流排係交替佈局於該電路板上。

- 2. 如申請專利範圍第 1項之架構,其中至少一介面模組之複數條匯流排之端點包含有對應於該介面模組之一開關裝置 (Switch),用來將該介面模組之複數條匯流排之端點於一預設電壓及一接地電壓之間切換。
- 3. 如申請專利範圍第 2項之架構,其中當該介面模組未運作時,對應於該介面模組之開關裝置係將該介面模組之複數條匯流排之端點切換連接至該接地電壓,以將該複數條匯流排電連至該電路板之接地層。





- 4. 如申請專利範圍第1項之架構,其中至少一介面模組之複數個插槽係用來以可抽插的方式設置至少一終端接地卡(Terminator Card),用來將裝設有該終端接地卡之插槽電連至該電路板之接地層。
- 5. 如申請專利範圍第 4項之架構,其中當該介面模組未運作時,對應於該介面模組之複數個插槽係裝設至少一終端接地卡,用來將裝設有該終端接地卡之插槽電連至該電路板之接地層。
- E如申請專利範圍第1項之架構,其中每一介面模組皆包含有一控制器(Controller),用來控制該介面模組之運作。
- 7. 如申請專利範圍第 6項之架構,其中該控制器包含有一金屬氧化半導體 (MOS)電路,用來將該控制器於一預設電壓及一接地電壓之間切換。
- 8. 如申請專利範圍第7項之架構,其中當該介面模組未運作時,該金屬氧化半導體電路係將該控制器切換連接至該接地電壓。
- 9. 如申請專利範圍第 1項之架構,其係應用於一個人電腦 (PC)之一主機板 (Mother Board)及其他電路板應用架構



中。

10. 一種於一相異匯流排共同佈局架構中用來降低串音效應 (Crosstalk)的方法,該相異匯流排共同佈局架構包含有複數條相異種類之匯流排,用來傳輸不同種類之訊號及資料,該方法包含有下列步驟:

將該複數條相異種類之匯流排交替佈局於一電路板上;

於同一時間內只使用同一種類之匯流排傳輸訊號及資料;以及


將未傳輸訊號及資料之匯流排的兩端點皆電連至該 電路板之一接地層。

- 11. 如申請專利範圍第 10項所述之方法,其中該相異匯流排共同佈局架構包含有複數個相異的介面模組,其中每一介面模組係對應於每一種類之複數條匯流排,該方法另包含有:於同一時間內只有一介面模組在運作。
- 12. 如申請專利範圍第 11項所述之方法,其中每一介面模組皆包含有:複數個插槽 (Slot),用來以可抽插 (Petachable)的方式容納複數個對應的介

面装置; 以及

一控制器(Controller),用來控制該介面模組之運作,該控制器包含有一金屬氧化半導體(MOS)電路,用來






將該控制器於一預設電壓及一接地電壓之間切換; 該方法另包含有下列步驟:

將未運作的介面模組之複數個插槽中裝設至少一終端接地卡 (Terminator Card),用來將裝設有該終端接地卡之插槽電連至該電路板之接地層;以及

使用該金屬氧化半導體電路將未運作的介面模組之控制器切換連接至該接地電壓,以將該控制器電連至該電路板之接地層。

- 13. 如申請專利範圍第 11項所述之方法,其中至少一介面模 且之複數條匯流排之端點包含有對應於該介面模組之一開關裝置 (Switch),用來將該介面模組之複數條匯流排之端點於一預設電壓及一接地電壓之間切換。
- 14. 如申請專利範圍第 13項所述之方法,其另包含:使用對應於未運作之介面模組的開關裝置將該介面模組之複數條匯流排之端點切換連接至該接地電壓,以將該未運作之介面模組之複數條匯流排電連至該電路板之接地層。
- 15. 如申請專利範圍第 10項所述之方法,其中該相異匯流 排共同佈局架構係應用於一個人電腦 (PC)之一主機板 (Mother Board)及其他電路板應用架構中。
- 16. 一種用來降低串音效應 (Crosstalk)的相異匯流排共





同佈局架構,其包含有:

每一介面模組皆包含有:

一電路板,其包含一接地層 (Ground Layer);以及 二介面模組,設置於該電路板上,包含有第一介面模 組以及第二介面模組,其中該二介面模組不能同時運作,

一控制器 (Controller), 用來控制該介面模組之運作,該控制器包含有一金屬氧化半導體電路,用來將該控制器於一預設電壓及一接地電壓之間切換,其中當該介面模組未運作時,該金屬氧化半導體電路係將該控制器切換連接至該接地電壓;

複數個插槽 (Slot), 用來以可抽插 (Detachable)的方式容納複數個對應的介面裝置;以及

複數條匯流排(BUS),電連於該複數個插槽,用來傳輸訊號及資料,其中當該介面模組未運作時,該對應之複數條匯流排係電連至該電路板之接地層;

其中該二介面模組之複數條匯流排係交替佈局於該電路板上。

17. 如申請專利範圍第16項之相異匯流排共同佈局架構, 其中該第一介面模組之複數條匯流排之端點包含有一開關裝置(Switch),用來將該第一介面模組之複數條匯流排之端點於一預設電壓及一接地電壓之間切換。

18. 如申請專利範圍第17項之相異匯流排共同佈局架構,








其中當該第一介面模組未運作時,該開關裝置係將該第一介面模組之複數條匯流排之端點切換連接至該接地電壓, 以將該第一介面模組之複數條匯流排電連至該電路板之接 地層。

- 19. 如申請專利範圍第16項之相異匯流排共同佈局架構,其中該第二介面模組之複數個插槽係用來以可抽插的方式設置至少一終端接地卡(Terminator Card),用來將裝設有該終端接地卡之插槽電連至該電路板之接地層。
- 2.如申請專利範圍第19項之相異匯流排共同佈局架構, 其中當該第二介面模組未運作時,該第二介面模組之複數 個插槽係裝設至少一終端接地卡,用來將裝設有該終端接 地卡之插槽電連至該電路板之接地層。
- 21. 如申請專利範圍第 16項之相異匯流排共同佈局架構, 其係應用於一個人電腦 (PC)之一主機板 (Mother Board)及 其他電路板應用架構中。












<del>----</del>





圖口




圖用









## 申請案件名稱:用以降低相異匯流排共同佈局所產生之串音效應的架構及相關方法 .







